Chiplet技術帶來新挑戰！印能推3款產品 大幅提高半導體製程良率
隨著半導體技術不斷演進，Chiplet技術的興起帶來了新的挑戰，除了氣泡問題，還衍生出晶片背面爬膠問題、助焊劑殘留的難題，尤其助焊劑殘留會進一步影響封裝的可靠性，增加了製程的複雜性和風險。為了應對這些新挑戰，印能推出第四代RTS (Residue Terminator System) 機型。RTS不僅保留了VTS卓越的除泡能力，還專門針對Chiplet技術所帶來的爬膠問題以及助焊劑殘留問題進行優化；徹底消除封裝過程中的氣泡和殘留物，顯著提升小晶片封裝的良率和穩定性。
印能推出的BMAC(High Power Burn In System) 高功率預燒測試機，融合了印能降溫的成熟技術，成為全球唯一能夠使用氣冷方式解決單晶片1200W應用於Burn-in測試甚至已開始投入Server Rack氣冷散熱問題的研發。在半導體製程中，Burn-in測試是提升產品可靠性的關鍵步驟，而高功率的處理器和元件在此過程中往往面臨散熱挑戰。傳統的散熱方式可能導致熱應力、結構完整性問題以及冷凝現象，進而影響元件的性能和壽命。BMAC系統通過創新的氣冷技術，有效控制溫度變化，避免了快速降溫引起的各類問題，確保元件在高壓、高溫條件下依然能夠穩定運行，並顯著提升整體製程的可靠性和效率。
印能指出，在半導體製程，除了氣泡與散熱問題外，晶圓因受熱、應力或其他製程因素會導致表面不平整或翹曲的現象，也就是所謂的Wafer Level Warpage（晶圓級翹曲），這是一個長期存在的痛點；隨著製程變得越來越複雜，這一問題在未來的Panel Level封裝中將變得更加嚴重；然而，針對Panel Level翹曲問題的解決方案，目前市場上尚無有效的產品。
為了有效解決此痛點，印能推出了WSS (Warpage Suppression System)，可有效抑制翹曲現象，並嘗試應用於提升3D Hybrid Bond的良率，為業界帶來一個關鍵的技術突破，進一步提高了半導體製程的穩定性和產品質量。
印能表示，透過RTS、BMAC以及WSS等創新技術，不僅有效解決了氣泡、助焊劑殘留、散熱和翹曲等問題，還顯著提升了製程的良率與穩定性。在半導體技術不斷演進的同時，亦能持續為全球客戶提供高效可靠的解決方案，鞏固公司在先進製程解決方案領導者的地位。
點擊閱讀下一則新聞
鄭重聲明：本文版權歸原作者所有，轉載文章僅為傳播信息之目的，不構成任何投資建議，如有侵權行為，請第一時間聯絡我們修改或刪除，多謝。
標題：Chiplet技術帶來新挑戰！印能推3款產品 大幅提高半導體製程良率
地址：https://www.twnewsletter.com/article/49516.html